Kontrol Sistem Tasarımı Laboratuar Deney Raporları (3)

PI DENETLEYİCİLER İLE FİLTRELİ VE FİLTRESİZ DEVRELER

Sürekli hal hatasını düzeltilmesinde kullanılan PI denetleyicilerle filtreli ve filtresiz olmak üzere iki adet uygulama yapılmıştır.Bunlardan ilki olan filtresiz devre ile yapılan PI kontrolü incelersek;

Filtre devresi kullanılmayan bu uygulamada Dc motorun hız kontrolunu sağlayan açık çevrim transfer fonksiyonun Maltabde kök yer eğrisi çizdirildiğinde herhangibir üst aşım görülmemektedir.Bundan dolayı bu uygulama da konum kontrol açık çevrim transfer fonksiyonu kullanılmıştır.
Konum kontrolundeki hatayı ortadan kaldırmak amacı ile sisteme ideal integratör ve 0.1 noktasına bir sıfır ekleyerek denetleyici tasarlarız.
G(s)=61.6326/s²+35.0427s transfer fonksiyonu G(s)pi=S+0.1/S ile çarpılır ve %10 üst aşım sağlayacak K kazanç değeri kök yer eğrisinden bulunur.

Kazanç değeri olarak Root locus’dan 14.2 olarak bulunur.Tasarlanan denetleyiceye ait blok diyagramı ise simulinkde gösterecek olursak,

Oluşan sistemin birim basamak cevabı ise ,

Filtre devresi kullanılarak yapılan PI denetleyicili tasarımda DC motorun hız kontrolunü sağlayan açık çevrim transfer fonksiyonu filtre devresi ve PI denetleyicili transfer fonksiyonlarının çarpımı olarak bulunur.Elde edilen açık çevrim transfer fonksiyonunun Matlab’de kök yer eğrisi çizdirilerek %10 üst aşım için bir K kazanç değeri bulunur.

G(s)=61.6326/s+35.0427 , filtre devresi=20/S+20 ,G(s)pi=s+0.1/s bu fonksiyonların çarpımı ile açık çevrim transfer fonksiyonu bulunur.

Çizdirilen kök yer eğrisinden kazanç değeri 1.21 olarak bulunur.Tasarlanan denetleyice ait blok diyagramı simulinkde gösterecek olursak,

Oluşan sistemin birim basamak cevabı ise,

Oluşan sistemin kalıcı hal hatasi ise limit s->0 a giderken

=>Kp=Lim(1.21*1232.7/700.854) buradan Kp=2.1282 olur. ess=1/1+Kp=0.3196 olarak bulunur.

LAG TASARIM İLE FİLTRELİ VE FİLTRESİZ DEVRELER

Sürekli hal hatasını düzeltilmesinde kullanılan LAG tasarım ile filtreli ve filtresiz olmak üzere iki adet uygulama yapılmıştır.İlk uygulamada filtre devresi kullanılmazken ikinci uygulamada filtre devresi kullanılmıştır.Yapılacak olan lag devre tasarımındaki uygulamalarda üst aşım olarak %10 kabul edilmiştir.
Dc motorun hız kontrolunde kullanılacak olan transfer fonksiyonun limit s->0 a giderken ki limit değeri Kp yi verir.
=>Kp=Lim(61.6326/35.0427) buradan Kp=1.758 olur.Kalıcı hal hatasaı ise ess=1/1+Kp=0.3625 olarak elde edilir.
Kalıcı hal hatasını 5 kat iyileştirmek istersek yani kalıcı hal hatasını ess/5=0.0725 değerine getirirsek yeni Kp değerini aşağıdaki işlemleri gerçekleştirerek elde ederiz.

Kpn=1-0.0725/0.0725=12.795 olarak buluruz.
Yeni Kp değerinin eskisine oranı Zc/Pc oranını vereceğinden orjine yakın olacka şekilde Pc=0.01 olarak seçilirse Zc=0.07 olarak bulunur.
Faz gecikmeli dengeleyicinin trasnfer fonksiyonu ise Gfg=S+0.07/S+0.01 olarak bulunur.
Fakat bu sistemle matlabde çizdirilicek olan açık çevrim transfer fonksiyonun üst aşım yapmayacağı görülmektedir.

Filtre devresi kullanarak yapılan kalıcı hal hatası azaltmak için faz gecikmeli denetleyicinin transfer fonksiyonu G(s)=1232.7/s²+55.0427s+700.854 dir.
Kalıcı hal hatasını bulmak için lim s->0 a giderken Kp değeri bulunur.
Kp=(1.21*1232.7/700.854) buradan Kp=2.1282 bulunur. Ess=0.3196 olarak bulunur.Kalıcı hal hatasını 5 kat azaltmak istersek Kpn=1-0.0639/0.0639=14.64 olarak bulunur. Pc =0.01 olarak seçilirse Zc=0.068 olarak hesaplanır G(s)fg=S+0.068/s+0.01 olur.
Elde edilen açık çevrim transfer fonksiyonun Matlabda çizdirilerek %10 üst aşım için Kazanç değeri hesaplanır.

Çizdirilen kök yer eğrisinde kazanç 1.19 olur. Tasarlanan denetleyice ait blok diyagramı simulinkde gösterecek olursak,

oluşan sistemin birim basamak cevabı ise ,

PI VE LAG ARASINDAKİ FARKLAR

PI denetleyici sistemin kalıcı hal hatasını sıfıra götürür.Lag ise sistemin kalıcı hal hatasını ilk duruma göre belirli oranda azaltan sistemlerdir.PI ve Lag deki asıl amaç kalıcı hal hatasını azaltmaktır.PI kontrolde önce P kontrol yapılarak istenen % üst aşım verecek K değeri seçilir.Daha sonra kalıcı hal hatasını sıfıra götürmek için orjine bir kutup, kutbun hemen solunada sıfır eklenerek PI kontrol gerçekleştirilir.Lag kontrol de ise orjine yakın olarak bir kutup eklenir bu kutbun soluna da sıfır eklenir.
PI kontrol aktif devrelerle (OPAMP) gerçekleştirilir.İdeal kompanzasyon türüdür.Kalıcı hal hatasını sıfıra taşır pahalı ve ağırdır.
Lag kontrol ise pasif devrelerle (R,C) gerçekleştirilir.Faz kompanzasyonudur ve kalıcı hal hatasını tam olarak sıfıra götürmez.R-C devreleri ile çalıştırı için ucuzdur.

PD DENETLEYİCİLER İLE FİLTRELİ VE FİLTRESİZ DEVRELER

Geçici hal hatasının düzeltilmesinde kullanılan PD denetleyiciler filtreli ve filtresiz olmak üzere iki adet uygulama yapılmıştır.PD ve Lead tasarım için kullanılan açık çevrim transfer fonksiyonu aşağıdaki transfer fonksiyonudur.
G(s)=1/s³+9s²+14s
Bunlardan filtresiz olan PD kontrolü incelersek
Sistemin %13 üst aşım ile 4 kat daha hızlı oturma süresi istenmektedir.
Bu açık çevrim transfer fonksiyonun kök yer eğrisi matlabde çizdirilirse,

%13 üst aşım yapmak için gerekli olan K kazancı 15.8 dir.Sistemin bu noktadaki kutupları ise s=-0.792±1.22i dir.sistemin geçici hal cevabını 4 kat hızlandırmak için kutupları 4 ile çarpmak gerekir.Böylece sistemin yeni kutupları –3.168±4.88i olur.Sistemin bu noktada çalışabilmesi için bir adet sıfırın eklenmesi gerekir.Sistemin açı şartını sağlaması gerekir.Yeni tasarım için açı şartı uygulanırsa ,
-(180-atan(4.88/3.168))-(180-atan(4.88/3.168-2))-atan(4.88/7-3.168)+Өzc=(2k+1)180
Өzc=98.31 olur.Buradan Zc=-2.45 bulunur.
Tasarlanan denetleyice ait blok diyagramı simulinkde gösterecek olursak,

oluşan sistemin birim basamak cevabı ise,

Filtre devresi kullanılarak yapılan PD denetleyicili tasarımda DC motorun hız kontrolunü sağlayan açık çevrim transfer fonksiyonu filtre devresi ve PD denetleyicili transfer fonksiyonlarının çarpımı olarak bulunur. Elde edilen açık çevrim transfer fonksiyonunun Matlab’de kök yer eğrisi çizdirilerek %7 üst aşım için bir K kazanç değeri hesaplanır.

%7 üst aşım yapmak için gerekli olan K kazancı 21.7 dir.Sistemin bu noktadaki kutupları ise s=-3.71±4.38 olur.Geçici hal cevabını 2 kat hızlandırmak için sistemin kutupları 2 ile çarpılır. Sistemin yeni kutupları Sn=-7.42±8.76i olarak hesaplanır.Sistemin bu noktada çalışabilmesi için açı şartını sağlaması gerekir.bunun için sisteme sıfır eklenir.Yeni tasarım için açı şartı uygulanırsa ,
-(180-atan(8.76/5.42)-(180-atan(8.76/0.42)-atan(8.76/20-7.42)+ Өzc=(2k+1)180
Өzc=69.33 olarak bulunur.Zc ise buradan –10.72 olarak hesaplanır.
Tasarlanan denetleyice ait blok diyagramı simulinkde gösterecek olursak,

LEAD TASARIM İLE FİLTRELİ VE FİLTRESİZ DEVRELER

İlk olarak filtreli tasarımı yaparsak,
Yukarıdaki PD tasarım için uygulanan değerler Lead tasarımda da uygulanırsa yani %7 üst aşım ve 2 katlı hızlı oturma süresi.Yukarıda bulduğumuz gibi sistemin kutupları –7.42+8.76 değerine taşınır bunun için açı şartını sağlaması gerekir.Zc değerini –1 olarak alırsak açı şarıtını sağlaması için
-(180-atan(8.76/5.42))-(180-atan(8.76/0.4))-atan(8.76/20-7.42))+(180-atan(8.76/6.42))-Өpc=(2k+1)180
buradan Өpc=50.9 olarak hesaplanır ve Pc ise –14.53 olarak bulunur.Blok diyagramı ise
Filtresiz Lead tasarım yaparsak verilen yüzde üst aşım ve 2 kat hızlı oturma süresi için sistemin yeni kutuplarını –7.42+8.76 olarak bulmuştuk.Zc değerini –1 olarak seçersekaçı şarıtı sağlaması için kutup eklememiz gerekir.bu kutbun açısı ise
-(180-atan(4.88/3.168))-(180-atan(4.88/3.168-2))-atan(4.88/7-3.168))+(180-atan(4.88/3.168-1)-Өpc=(2k+1)180
Buradan Өpc=24 derece olarak hesaplanır. Pc ise –14.12 olarak bulunur.
Blok diyagramı ise

PD İLE LEAD ARASINDAKİ FARKLAR

PD ile Lead sistemin geçici hal cevabının iyileştirilmesi için kullanılırlar. PD kontrol ile sisteme bir adet kutup eklenir.Lead kontrol ile ise sisteme bir adet keyfi sıfır eklenir buna göre açı şartını sağlayacak şekilde sisteme kutup eklenir.Sıfır orjine daha yakındır
PD kontrol Aktif devrelerle(OPAMP) yapılır ve ideal kompanzasyon türüdür.
Lead ise pasi devrelerle(R,C) yapılır ve faz kompanzasyonudur.